سخت افزار :: Verilog :: Parser

دستور امل برا تجزه د Verilog با استفاده از Perl
انون بارر ن

سخت افزار :: Verilog :: Parser رتبه بند و خلاصه

تبلغات

  • Rating:
  • مجوز:
  • Perl Artistic License
  • قمت:
  • FREE
  • نام ناشر:
  • Greg London
  • وب سات ناشر:
  • http://search.cpan.org/~gslondon/

سخت افزار :: Verilog :: Parser برسب ها


سخت افزار :: Verilog :: Parser شرح

رامر امل برا تجزه د Verilog با استفاده از Perl سخت افزار :: Verilog :: Parser ماول Perl است ه دستور زبان امل مورد ناز برا تجزه هر د Verilog را تعرف م ند. با استفاده از بارر ان دستور زبان، م توان به راحت اسرت ها رل را ه از طرق د Verilog اجرا م شود اجاد م ند و عملرد خاص را انجام م دهد. به عنوان مثال، سلسله مراتب، از سخت افزار استفاده م ند :: Verilog: Parser برا بارذار دستور رامر برا نمونه ها ماول. ان اصلاح تنها تمام نام ها نمونه ا را ه در فال تجزه شده رخ م دهد، ا م ند. ان ممن است برا اجاد اسرت ساخت اتومات ا مرورر سلسله مراتب راف از طراح Verilog مفد باشد. ان ماول در حال حاضر در انتشار آلفا است. همه د تغر م ند. زارش ها اشال خوش آمدد. Synopsis استفاده از سخت افزار :: Verilog :: Parser؛ $ parser = سخت افزار جدد :: verilog :: parser؛ $ parser-> filename (argv)؛ الزامات: رل


سخت افزار :: Verilog :: Parser نرم افزارها مرتبط

درباره ما